行业标准
论文分享

【会员论文】西电郑雪峰教授、中科大徐光伟研究员、周选择副研究员联合中电科13所:高性能溅射p-NiO双台面结终端扩展垂直β-Ga₂O₃肖特基势垒二极管

日期:2026-05-12阅读:60

        由西安电子科技大学郑雪峰教授、中国科学技术大学徐光伟研究员、周选择副研究员联合中国电子科技集团第十三研究所的研究团队在学术期刊 Journal of Vacuum Science & Technology A 发布了一篇名为 High-performance vertical β-Ga₂O₃ Schottky barrier diodes utilizing sputtered p-NiO double mesa junction termination extension(高性能溅射 p-NiO 双台面结终端扩展垂直 β-Ga₂O₃ 肖特基势垒二极管)的文章。

 

背   景

        超宽禁带 β-Ga₂O₃ 因约 4.8 eV 的超宽带隙、8 MV/cm 的高理论击穿场,成为下一代电力电子器件的优选材料,其巴利加优值显著优于碳化硅(SiC)和氮化镓(GaN)。同时,熔体生长技术制备的体衬底商业化供应、n 型掺杂可调性,使其适合高质量同质外延,利于低成本器件制备。但 β-Ga₂O₃ 器件需解决电极边缘峰值电场管控难题,阳极边缘电场聚集易导致器件提前击穿,限制其材料性能发挥。现有场板、离子注入、高 k 介质终端、结终端扩展(JTE)、台面终端等方案各有局限,单台面结构仅能将峰值电场转移至沟槽拐角,溅射 p-NiO 与台面结合可缓解电场聚集,而双台面架构在 β-Ga₂O₃ 功率整流器中的应用尚未探索。

 

主要内容

        有效管控电极边缘的峰值电场,是充分发挥超宽禁带 β-Ga₂O₃ 功率器件潜力的关键挑战。本研究首次将双台面结终端扩展(DMJTE)终端结构应用于垂直 β-Ga₂O₃ 器件,制备并表征了采用该结构的垂直 β-Ga₂O₃ 肖特基势垒二极管(SBDs)。该设计融合分层双台面结构与溅射 p 型 NiO 层,实现协同 JTE 诱导横向耗尽效应。台面几何结构采用 BCl₃/Ar 感应耦合等离子体刻蚀工艺制备,包含 300 nm 浅台阶与1.5 μm 深沟槽。电学测试结果显示,DMJTE-SBD 的击穿电压达2810 V,远高于参考平面 SBD(Ref-SBD,590 V)与单台面 JTE-SBD(SMJTE-SBD,1530 V);其比导通电阻为 6.9 mΩ·cm²,功率优值高达 1.14 GW/cm²。TCAD 仿真验证,DMJTE 拓扑结构可有效平滑电势梯度,将峰值电场从阳极边缘移开。

 

研究亮点

        ●首次提出并将双台面结终端扩展(DMJTE)结构应用于垂直 β-Ga₂O₃ 肖特基势垒二极管,融合分层双台面与溅射 p-NiO 层,实现电场协同调控。

        ●采用 BCl₃/Ar 感应耦合等离子体刻蚀工艺,精准制备 300 nm 浅台阶+1.5 μm 深沟槽的双台面结构;优化射频磁控溅射工艺制备 p-NiO 层,退火修复等离子体损伤、提升界面质量。

        ●DMJTE-SBD 击穿电压达 2810 V,较平面器件提升 3.76 倍,较单台面器件提升 83.7%;功率优值 1.14 GW/cm²,性能远超 Si、4H-SiC 理论极限,处于 2–3 kV 区间同类器件领先水平。

        ●TCAD 仿真证实,浅台阶缓冲电场、深沟槽分散电场,p-NiO 层通过 RESURF 效应拓宽耗尽区,多重作用抑制峰值电场、避免提前击穿。

 

总   结

        本研究成功设计并制备了集成DMJTE结构的高压垂直 β-Ga₂O₃ 肖特基势垒二极管。制备工艺结合了精准感应耦合等离子体干法刻蚀技术以形成分层台面,以及优化的反应溅射工艺以沉积 p-NiO 层。该组合通过协同电势分级效应与 RESURF 效应,有效缓解了阳极边缘与台面拐角处的电场聚集问题。测试结果表明,DMJTE-SBD 的击穿电压超过 2810 V,功率优值达 1.14 GW/cm²,性能显著优于平面器件与单台面器件。上述成果充分证明,DMJTE 技术可推动高性能、高可靠性 β-Ga₂O₃ 功率器件的发展。

 

项目支持

        本研究得到国家重点研发计划(项目编号:2024YFE0205200)、国家自然科学基金(项目编号:62404214、62474170、U23A20358、62234007)的资助;部分研究工作在中国科学技术大学微纳研究与制造中心完成。

图 1 制备的 (a) 参考平面肖特基势垒二极管 (Ref-SBD)、(b) 单台面结终端扩展肖特基势垒二极管 (SMJTE-SBD) 和 (c) 双台面结终端扩展肖特基势垒二极管 (DMJTE-SBD) 的剖面示意图。

图 2 双台面结终端扩展 β-Ga₂O₃ 肖特基势垒二极管的制备流程细节。

图 3 p-NiO/n⁺Ga₂O₃ 异质结二极管的 (a) 结构示意图和 (b) 1/C²-V 特性曲线。

图 4 参考平面肖特基势垒二极管、单台面结终端扩展肖特基势垒二极管和双台面结终端扩展肖特基势垒二极管的正向电流密度 - 电压曲线:(a) 线性坐标;(b) 半对数坐标。

图 5 参考平面肖特基势垒二极管、单台面结终端扩展肖特基势垒二极管和双台面结终端扩展肖特基势垒二极管的反向阻断特性。

图 6 (a) 参考平面肖特基势垒二极管、(b) 单台面结终端扩展肖特基势垒二极管、(c) 双台面结终端扩展肖特基势垒二极管的模拟电场分布,以及 (d) 对应的表面电场分布曲线。

图 7 制备的双台面结终端扩展肖特基势垒二极管的比导通电阻 - 击穿电压性能对比(含理论极限与已报道的垂直型 β-Ga₂O₃ 肖特基势垒二极管数据)。

DOI:

10.1116/6.0005386